Xilinx kintex 7 что это

Kintex-7

Xilinx

Xilinx Kintex-7 – новое семейство ПЛИС седьмого поколения, отличающееся повышенной производительностью, ёмкостью, в сравнении с предыдущими поколениями. Основное предназначение микросхем – реализация высокопроизводительной логики, высокоскоростных интерфейсов передачи данных, цифровой обработки сигнала.

Особенности Kintex-7

Решение этого класса может иметь до 478К логических элементов, 1920 блоков сигнального процессора и 32 приемопередатчика. Устройства произведены по технологическому процессу 28 нм.

Особенности ПЛИС Kintex-7:

Оставьте заявку на сайте или позвоните по номеру +7 (812) 777-70-80 для заказа ПЛИС и других электронных компонентов. Доставка оборудования возможна во все населенные пункты страны.

Источник

Анализ предварительных характеристик FPGA «серии 7» фирмы Xilinx

Введение

Ведущие производители ПЛИС, как правило, своевременно переходят к новым технологическим процессам, поэтому новые семейства FPGA появляются достаточно регулярно. Современная технология позволяет расширить функциональные возможности, увеличить
логическую емкость и тактовую частоту. Соответственно, от каждого
нового семейства FPGA разработчики ожидают улучшений по всем
параметрам, включая появление новых возможностей, увеличение
максимального логического объема, тактовой частоты, снижение
потребляемой мощности и цены. Однако предварительный анонс
характеристик семейств FPGA «серии 7» (англоязычное наименование новых продуктов — ‘7 series’) показал, что Xilinx в очередной раз
корректирует подход к развитию ПЛИС как таковых.

На протяжении последних лет разработчики привыкли именно к количественным изменениям. Однако резкий рост тактовой
частоты сменился плавным, к тому же возникла проблема сохранения высокого значения тактовой частоты для больших проектов.
Архитектура логической ячейки претерпела принципиальное изменение в семействах Virtex-5 (с переходом к 6-входовым LUT), а затем
в Virtex-6/Spartan-6 (с появлением второго триггера). Соответственно,
от новых семейств, выполненных по 28-нм техпроцессу, можно было
ожидать скорее небольших эволюционных изменений, чем революции, которая заставила бы в очередной раз пересмотреть подходы
к проектированию цифровых систем и искать приемы эффективного
использования аппаратных ресурсов.

Для новой 28-нм технологии Xilinx представляет три новых семейства
FPGA. Из них только Virtex-7 является продолжением существующей
линейки высокопроизводительных ПЛИС, а два других пришли на замену серии Spartan. Это семейства Artix-7 и Kintex-7, причем первое
из них предназначено для приложений с высоким тиражом и отличается
малым энергопотреблением и невысокой стоимостью, а Kintex представляет собой семейство с уклоном в сторону цифровой обработки
сигналов. Действительно, серия Virtex традиционно использовалась
и в приложениях, построенных вокруг высокоскоростных последовательных приемопередатчиков, и в проектах, основанных на цифровой
обработке сигналов. Семейство Kintex-7 удачно вписывается в нишу, где
требуется большое количество параллельно работающих блоков ЦОС
по умеренной цене, а для систем с большим количеством аппаратных
приемопередатчиков будут предназначены более дорогие Virtex-7.

В качестве ключевого свойства нового поколения FPGA отмечается
унификация программируемых ресурсов новых семейств. Xilinx предполагает, что для нового поколения FPGA станет возможной быстрая
миграция между семействами Virtex/Kintex/Artix. При сохранении архитектуры проекта разработчик сможет выбирать наиболее подходящее
сочетание производительности и потребляемой мощности (рис. 1).

Рис. 1. Характеристики производительности и потребляемой мощности семейств серии 7

Состав семейств

На основании предварительной спецификации, опубликованной
в документе [1], можно делать только предположения об окончательных характеристиках и точном составе семейств, предполагаемых к выпуску. Однако уже сейчас можно сопоставить характерные параметры
семейств и определить предполагаемые сферы их применения.

В таблице приведены сводные характеристики трех новых семейств.

Таблица. Сводные характеристики семейств FPGA серии 7

Логические ячейки

Логические ячейки новых семейств соответствуют предыдущему поколению —
Virtex-6/Spartan-6. Унифицированные ячейки — основной, но не единственный фактор,
упрощающий миграцию. В этом случае появляется возможность подобрать строго соответствующую задаче ПЛИС, изменяя не только ее логический объем, но и семейство.

Можно отметить, что существенной необходимости в увеличении функциональности логической ячейки пока не наблюдается.
За время развития ПЛИС методы проектирования были достаточно сильно ориентированы на глубокую конвейеризацию при небольшой сложности комбинаторных выражений,
и переход к 6-входовым логическим генераторам в Virtex-5 показал, что для использования новых возможностей может потребоваться пересмотр проектов. Действительно,
IP-ядра, которые были спроектированы
на структурном уровне с целью достижения
максимальной производительности, не получают никаких преимуществ от более мощных логических ячеек, так как напрямую
указывают режим их работы, совместимый
с предыдущими поколениями FPGA.

Блочная память

Блочная память не имеет принципиальных отличий от блоков, примененных в семействе Virtex-6. Однако блочная память
в Spartan-6 организована блоками размером
18 кбит, а в Virtex два таких блока дополняются схемой поддержки FIFO, так что формально
память считается блоками в 36 кбит. В новых
семействах все блоки унифицированы, имеют
объем 36 кбит и аппаратную поддержку FIFO.

Отношение количества блоков памяти
к логическим ячейкам показано на рис. 2.

Рис. 2. Отношение количества блоков памяти к логическим ячейкам

Блоки XtremeDSP

Блоки XtremeDSP — так же, как и для блочной памяти, их количество и в абсолютном,
и в относительном выражении увеличилось.
Более важно, что все семейства получили
одинаковые блоки DSP48E1, позволяющие
умножать 18- и 25-разрядные операнды. Эти
блоки имеют также предварительный сумматор (pre-adder), что позволяет удвоить производительность подсистемы цифровой обработки сигналов в случае использования фильтров с симметричными коэффициентами.
Применение одинаковых блоков XtremeDSP
позволяет использовать более дешевые семейства Kintex и Artix для разработки высокопроизводительных систем ЦОС. Более того,
именно семейство Kintex-7 позиционируется Xilinx в качестве аппаратной платформы
для построения систем беспроводной связи
(например, LTE или WiMax), обработки видео в 3D-дисплеях и подобных приложениях,
в которых требуется достаточно высокая производительность цифровой обработки сигналов.

Отношение блоков XtremeDSP к логическим ячейкам показано на рис. 3. Можно видеть, что серия Kintex схожа по этому параметру с Virtex-6 SXT, то есть подходит для ее
замены, а графики для Virtex-7 и Virtex-6 LXT
практически совпадают.

Рис. 3. Удельное отношение блоков XtremeDSP к логическим ячейкам

Ресурсы для формирования
и трассировки тактового сигнала

Блоки формирования тактового сигнала состоят из MMCM–Mixed-Mode Clock
Manager и PLL — Phase-Locked Loop. Количество блоков достигает 24 в Virtex-7, что
позволяет получить широкий набор частот.
В каждом семействе существуют 32 глобальные тактовые линии, причем в один тактовый регион могут быть поданы любые
12 из них. Такая унификация — шаг вперед
по сравнению с Virtex-6/Spartan-6, в которых
ПЛИС серии Virtex имели большее количество глобальных тактовых линий, чем Spartan.
Потенциально это могло стать препятствием
при переносе проекта на Spartan-6. Все семейства имеют одинаковый набор внутренних
буферов для распространения тактовых сигналов — BUFG, BUFR, BUFIO, BUFH, BUFMR.

Блоки ввода/вывода

Блоки ввода/вывода (БВВ) сгруппированы
в банки, по 50 выводов в каждом. В каждом
банке также имеются два входа для подачи
опорного напряжения Vref, четыре вывода
могут быть входами для региональных тактовых сигналов. Согласно предварительным
данным, для части выводов допускается работа
с напряжением 3,3 В, остальные ограничены
напряжением 2,5 или 1,8 В. Ограничение актуально для семейств Virtex-7 и Kintex-7, причем Virtex-7 имеют наименьшее количество
выводов, совместимых со стандартами 3,3 В.

В каждом БВВ имеются триггеры DDR,
цифровое управление импедансом, а также сериализатор/десериализатор (SERDES)
с преобразованием 8:1. Каскадирование позволяет увеличить это соотношение до 14:1.
В семействах Virtex-7 и Kintex-7 добавлена
аппаратная поддержка для построения интерфейсов памяти DDR3 со скоростью передачи
данных до 2133 Мбит/с, ПЛИС Artix-7 ограничены скоростью 800 Мбит/с.

Высокоскоростные
последовательные
приемопередатчики

Приемопередатчики имеют следующие
максимальные скорости передачи данных:

Ранее опубликованные анонсы сообщали о ведении разработки приемопередатчиков с максимальной скоростью 28 Гбит/с.
Очевидно, такие приемопередатчики планируются к установке в будущие подсемейства Virtex-7.

Различные микросхемы имеют от 4 до 72
приемопередатчиков, причем они имеются
и в самых младших представителях семейства Artix-7.

Аппаратные ядра контроллеров
PCI Express

С помощью высокоскоростных приемопередатчиков возможно построение широко
распространенных последовательных интерфейсов — Ethernet, Serial ATA и PCI Express.
Все ПЛИС серии 7, включая младшие модели Artix, имеют аппаратные блоки, которые
конфигурируются как PCI Express endpoint
или Root Port.

Доступны протоколы PCI Express Gen1x4
(2,5 Гбит/с) в Artix, Gen2x8 (5 Гбит/с) в Kintex
и Gen3x8 в Virtex.

Конфигурирование

ПЛИС серии 7 поддерживают различные
режимы загрузки конфигурации — SPI x1,
x2 и x4, BPI x8 и x16. С учетом большого объема данных для конфигурирования
(от 0,6 до 54 Мбайт) может оказаться удобным загружать ПЛИС с помощью внешнего
процессора, имеющего доступ к устройству
хранения данных большого объема.

ПЛИС семейства Artix с объемом более 100 000 ячеек, а также все ПЛИС Kintex
и Virtex поддерживают шифрование конфигурационной последовательности по алгоритму AES c 256-битным ключом.

ПЛИС семейства Virtex-7 поддерживают
частичную реконфигурацию.

Аналого-цифровые
преобразователи XADC

Аналого-цифровые преобразователи XADC — новые блоки, представляющие
собой сдвоенные 12-разрядные многоканальные аналого-цифровые преобразователи
с частотой выборок 1 МГц. Ранее можно было
наблюдать 10-разрядные АЦП в FPGA Virtex,
которые служили для мониторинга напряжения питания и температуры. В новых семействах АЦП могут служить для той же
цели, однако размещены во всех FPGA с более 100 000 логических ячеек. АЦП с такими
характеристиками вряд ли смогут полностью
заменить внешние микросхемы, тем более
что FPGA, в которых установлены АЦП, имеют избыточную производительность блоков
цифровой обработки сигналов по сравнению
с вводимым через АЦП потоком данных.
Тем не менее для каких-то применений наличие подобных модулей позволит упростить
процесс разработки. Кроме мониторинга питания, можно указать на возможность ввода
аудиосигналов, координат касания сенсорных панелей и прочих сигналов, для которых
достаточно небольшой частоты дискретизации. Эти задачи не представляются чрезмерно сложными с технической точки зрения,
но отказ от внешнего корпуса является преимуществом при проектировании.

Заключение

С учетом того, что, по имеющейся информации, даже инженерные образцы появятся не ранее 2011 года, в настоящий момент
вряд ли целесообразно производить тщательное исследование характеристик новых ПЛИС. Точный состав новых семейств
и технические характеристики могут подвергнуться корректировке, поэтому приведенные в анонсе сведения имеют характер
общего описания дальнейших путей развития FPGA Xilinx. Однако уже сейчас можно
отметить, что архитектура основных ресурсов останется прежней, что даст возможность
с минимальными изменениями перенести
проекты, выполненные на базе современных
семейств, — Virtex-6/Spartan-6.

В настоящее время возможность переноса проекта на более дешевые ПЛИС
Spartan привлечет разработчиков. Однако
некоторым препятствием к этому было
формальное различие в аппаратном составе
семейств Virtex-6 и Spartan-6. Унификация
архитектуры и простота переноса проектов
в ПЛИС серии 7, в сочетании с появлением
дополнительного семейства Kintex-7, дают
возможность быстро подобрать наиболее
подходящую ПЛИС, обладающую минимальной стоимостью при выполнении технических требований к системе.

Широкие возможности выбора подходящей элементной базы делают предпочтительным переход к проектированию с использованием языков описания аппаратуры. Схожесть
архитектуры будущих устройств с архитектурой существующих Virtex-6/Spartan-6 позволяет уже сейчас проводить разработку
проектов на базе доступных ПЛИС.

Источник

ПЛИС фирмы Xilinx, вариант — микросхемы семейства Spartan-7

В данной статье представлен перевод материала, взятого с сайта Xilinx. Уровень владения языка и осведомленность в данной теме оставляет желать лучшего, но, надеюсь, данный материал кому-то принесёт пользу.

Автомобильная модель Spartan-7. Преимущества продукта

Семейство Xilinx Spartan-7 предлагает ряд недорогих и высокоэффективных ПЛИС. Эти устройства были специально разработаны для удовлетворения особых потребностей чувствительного рынка.

ПЛИС Spartan-7 объединяет в себе высокопроизводительную программируемую архитектуру 28 нм с низкой стоимостью, компактным размером корпуса, обеспечивающий высокую производительность при небольшой занимаемой площади на печатной плате. Ключевые преимущества семейства Spartan-7 включают в себя:

Это обеспечивает проектировщика необходимыми ресурсами при низком энергопотреблении и низкой общей стоимости для удовлетворения потребностей чувствительных к стоимости приложений.

Семейство Xilinx Spartan FPGA заслужило свое наследство как ведущий класс ПЛИС с оптимальной стоимостью с момента его создания в 1998 году. Оно включает в себя множество поколений недорогих устройств малого форм-фактора, предназначенных для соединения, коммутации, управления, обработки, сопряжений и других функций. Но для соответствия производительности и возможности, необходимым для современных приложений, например, для «Промышленного интернета вещей» (I-IoT), усовершенствованных систем помощи водителю (ADAS) / систем осведомленности водителя и медицинских систем следующего поколения, требуется гораздо больше, чем одна логика. Ввиду этого растущего спроса на функциональные возможности небольшого размера семейство Spartan-7 и программный процессор MicroBlaze созданы для удовлетворения потребностей в высокопроизводительной, оптимизированной по стоимости, программируемой логике и встроенной обработке, доступной в компактном виде. Выбирая идеальный процесс Xilinx разработал 28-нм технику HPL совместно с TSMC при создании устройств серии 7 (Artix-7, Kintex-7 и Virtex-7).

Процесс производства металлических затворов с высоким значением диэлектрической константы (HKMG) обеспечивает наилучшее сочетание высокой производительности и низкого энергопотребления, позволяя создавать разные семейства для обслуживания различных потребностей рынка. FPGA Spartan-7 используют тот же процесс 28HPL, что и установленные семейства 7-й серии, и получают выгоду от множества базовых элементов архитектуры. В результате появилось семейство компактных, оптимизированных по стоимости ПЛИС, которые обеспечивают высокую логику и производительность ввода-вывода при строго контролируемом энергопотреблении и способны вписаться в агрессивно малый корпус форм-фактора — и все это при низких затратах. Гибкость процесса также позволяет устройствам работать при двух разных напряжениях ядра, что позволяет пользователю выбирать компромисс между максимальной производительностью и минимальным энергопотреблением. В отличие от процесса 28LP, используемого конкурирующими ПЛИС, процесс 28HPL имеет достаточно широкое операционное окно, позволяющее устройствам достигать лучшей метрики производительности/мощности, то есть более высокой производительности при более низком энергопотреблении.

Архитектура успеха. Логическая структура является основой для всех архитектур ПЛИС. Логические ячейки являются единой мерой емкости и возможностей устройства, но для того, чтобы разработчик понимал, что можно сделать с устройством, иногда необходимо более глубоко изучить составляющие блоки. ПЛИС Spartan-7 использует настраиваемый логический блок (CLB), который содержит срезы, которые состоят из справочных таблиц (LUT), цепочек переноса и регистров. Эти срезы могут быть сконфигурированы для выполнения логических функций, арифметических функций, функций памяти и функций сдвига регистров. Благодаря поколениям ПЛИС Spartan-7 количество ресурсов в CLB эволюционировало, чтобы постоянно обеспечивать оптимальные возможности по разумной цене. Например, CLB в Spartan первого поколения (конец 1990-х годов) содержал одну LUT с 3 входами, две LUT с 4 входами и два регистра. Сравнивая это с восемью 6-входными LUT и шестнадцатью регистрами в CLB в ПЛИС Spartan-7, легко увидеть прогресс в работе устройства.

LUT в Spartan-7 могут быть сконфигурированы как одна 6-входная LUT с одним выходом или как две 5-входные LUT с отдельными выходами. Каждый LUT может быть дополнительно зарегистрирован в триггере. Четыре LUT и восемь триггеров образуют срез, а два среза образуют CLB. Некоторые из секций могут также использовать свои LUT в качестве распределенной 64-битной оперативной памяти или в качестве 32-битных сдвиговых регистров (SRL32). Эти мощные и гибкие функции могут быть реализованы непосредственно на этапе синтеза Vivado Design Suite, что позволяет пользователям использовать расширенные возможности, не тратя время на изучение всех отдельных портов и имен сигналов различных блоков. Однако эффективность проектирования, предлагаемая ПЛИС Spartan-7, не ограничивается LUT и регистрами; блоки, предназначенные для обработки и хранения цифровых сигналов, также доступны для разработчика. DSP Аудио и видео контент все чаще встречается в современных системах. Высокоскоростные математические характеристики необходимы для обеспечения возможности манипулирования цифровыми аудио- и видеоданными. Для облегчения проектирования в такой среде все FPGA Spartan-7 включают в себя несколько фрагментов DSP, каждый из которых содержит два фрагмента DSP. Каждый срез содержит множитель 25×18 и 48-разрядный аккумулятор, способный работать на частотах 550 МГц или выше.

25-битный предварительный сумматор позволяет экономически эффективно создавать симметричные фильтры, такие как FIR-фильтры. Если посмотреть на устройство средней комплектации Spartan-7, такое как XC7S50, то есть 120 DSP-срезов, которые, если все они используются для реализации симметричных FIR-фильтров, обеспечивают проектировщику 132 GMAC/с вычислительной мощности. Конечно, при всех этих возможностях обработки проект также требует места для хранения данных до и после обработки.

32-разрядный программный процессор RISC MicroBlaze

Процессор MicroBlaze представляет собой 32-разрядный микропроцессор с высокой степенью конфигурации, оптимизированный для ПЛИС Xilinx. Чтобы ускорить развертывание приложения, были определены предустановленные конфигурации («предустановки»), которые аналогичны другим известным классам процессоров:

Начиная с этих предустановок, можно добавлять или удалять различные конкретные параметры для дальнейшей настройки процессора в соответствии с конкретными потребностями приложения. Процессор MicroBlaze отвечает требованиям для множества различных приложений на рынках I-IoT, медицины, автомобилестроения, бытовой техники и связи, в частности. Процессор MicroBlaze может использоваться во всех семействах Xilinx FPGA и All Programmable (AP) SoC. Он бесплатно входит в комплект инструментов Vivado HL WebPACK Edition. Используя IP-интегратор инструментов Vivado, процессор MicroBlaze можно расширить с помощью IP-адреса из каталога периферийных устройств с поддержкой драйверов, таких как ШИМ, UART, последовательные интерфейсы и т. Д. Дизайнеры могут использовать бесплатный комплект разработки программного обеспечения Xilinx на основе Eclipse.

В дополнение к распределенной оперативной памяти, упомянутой ранее, все ПЛИС Spartan-7 содержат настраиваемые блоки памяти объемом 36 КБ, называемые блочной оперативной памятью. Каждый блок ОЗУ может поддерживать различные режимы работы, включая однопортовый, простой двухпортовый, истинный двухпортовый и FIFO. ОЗУ блока можно использовать как отдельные блоки по 36 КБ, разделить на два независимых блока по 18 КБ или соединить вместе, чтобы получить ОЗУ объемом 64 КБ или более. Для обеспечения правильного содержимого памяти каждый блок RAM имеет дополнительную схему проверки и исправления ошибок (ECC), способную исправлять однобитовые ошибки и обнаруживать двухбитные ошибки. FPGA Spartan-7 содержат до 120 блоков оперативной памяти, что эквивалентно 4,2 МБ встроенной памяти. Добавьте к этому распределенную оперативную память, и доступное хранилище увеличится до 5,3 МБ. Интерфейс ввода-вывода и памяти FPGA Spartan-7 обмениваются данными через печатную плату через свои высокочастотные (HR) входы/выходы, способные взаимодействовать по многим стандартам, включая HSTL, SSTL, LVDS, LVCMOS и RSDS, работающие от 1,2 В до 3,3 В. Программируемая мощность привода позволяет вводу-выводу HR может обеспечивать любое соединение с любым до 1250 Мбит/с, потребляя при этом как можно меньше энергии. Для дальнейшего снижения энергопотребления в блоке ввода/вывода отдельные компоненты могут быть отключены, если они не используются. Например, буфер вывода отключен во время транзакции чтения, а буфер ввода отключен во время операции записи.

Подобно тому, как включены другие функции Spartan-7, Vivado Design Suite избавляет дизайнера от сложности решения, когда отключать буферы ввода-вывода. HR-входы в Spartan-7 расположены в блоках по 50 выводов ввода-вывода. Благодаря реализации встроенной памяти PHY, каждый полностью связанный банк способен реализовать интерфейс памяти. Инструмент генератора интерфейсов памяти (MIG), доступный в Vivado Design Suite, упрощает создание контроллеров программной памяти в соответствии с требованиями дизайнера. Он может быть настроен для поддержки до 800 Мбит/с недорогой основной DDR3 или может альтернативно поддерживать устаревшие стандарты, такие как DDR2 и LPDDR2. В таблице 1 показаны возможности Spartan-7 в табличном формате. На печатных платах такие приложения, как промышленные системы управления, часто имеют электронику, распределенную по большой площади, но с очень ограниченной областью, доступной в каждом месте. Как правило, сигналы от датчиков должны быть сопоставлены, обработаны и отправлены в центральный блок управления для объединения вместе. Физическая область, доступная для выполнения начальной сортировки и обработки, часто очень ограничена.

Небольшой форм-фактор, недорогие сборки. Чтобы втиснуть мощные программируемые возможности в ограниченном пространстве, семейство Spartan-7 использует ряд недорогих сборок размером от 8×8 мм с шагом 0,5 мм. Устройства, доступные в одной и той же сборке, всегда совместимы с занимаемой площадью, поэтому пользователь может мигрировать вверх в пределах одного пакета, если требуется расширенная функциональность.

XADC. Большинство Spartan-7 содержат гибкий аналоговый интерфейс, называемый XADC. В сочетании с программируемой логикой XADC может выполнять широкий спектр функций сбора данных и мониторинга. Это позволяет разработчику отслеживать поведение системы даже в удаленных труднодоступных местах.

XADC содержит два 12-разрядных АЦП 1MSPS с отдельными усилителями отслеживания и удержания, встроенный мультиплексор до 17 внешних аналоговых входов и встроенные датчики температуры и питания для обеспечения общей надежности, доступности, безопасности и безопасности системы. соответствующие уровню безопасности FIPS 140-2 4. Большинство ПЛИС Spartan-7 обеспечивают безопасность проектирования и IP с помощью ряда различных мер. Программный файл или поток битов может быть зашифрован с использованием 256-битного шифрования AES, чтобы обеспечить конфиденциальность при выключении системы и во время настройки при включении. Ключ дешифрования может храниться либо в ОЗУ с резервным питанием от батареи, либо в eFuse, причем первый может очищать содержимое ключа при обнаружении подделки.

Предоставление инструментов для работы в среде Vivado IDE представлена простая методология разработки с кнопками со многими расширенными функциями, позволяющая дизайнерам быстро создавать проекты, ориентированные на FPGA и SoC. Многие функции повторного использования дизайна позволяют упаковывать разделы дизайна или IP, созданные для одного устройства или семейства, для последующего повторного использования в другом устройстве или семействе, использующем аналогичную архитектуру. Например, разработчик может создать IP-адрес, который используется в Spartan-7. По мере развития системных требований разработчик может повторно использовать тот же IP-адрес в ПЛИС Artix-7. Vivado Design Suite позволяет пользователю вводить RTL-проекты на выбранном ими языке с поддержкой VHDL 2008, Verilog и System Verilog. После того, как дизайн создан, появилось множество инструментов отладки и проверки для обеспечения правильной функциональности, в том числе бесплатный инструмент для моделирования на разных языках без ограничений строки кода. Все производственные устройства Spartan-7 поддерживаются бесплатными Vivado HL WebPACK Edition и Xilinx SDK, что обеспечивает самый быстрый и недорогой инструмент для этих устройств. ПЛИС Spartan-7 объединяют в себе высокопроизводительную программируемую архитектуру 28нм в недорогом, компактном корпусе, обеспечивающей высокую производительность при небольшой занимаемой площади печатной платы. Сочетание логики, памяти, DSP, ввода-вывода и схемы интерфейса памяти, программного процессора MicroBlaze и периферийного IP-адреса и 28-нм высокопроизводительного процесса с низким энергопотреблением позволяет устройствам Spartan-7 выполнять сложные функции, такие как интерфейс датчиков, управление двигателем и протокол соединения. Установленный Vivado Design Suite предоставляет множество функций, позволяющих сэкономить время и позволяющих дизайнерам создавать сложные чувствительные к стоимости проекты на Spartan-7 с относительно небольшими усилиями.

Оптимизация ввода/вывода с высокой производительностью на ватт. Непревзойденная производительность и энергоэффективность при наименьших затратах Если ваши требования к питанию или производительности столь же сложны, как и ваши затраты, обращайтесь к ПЛИС Spartan-7. Изготовленное с использованием процесса HPL 28 нм TSMC, это семейство объединяет обширные возможности архитектуры ПЛИС серии Xilinx 7 с небольшим форм-фактором и RoHS-совместимой упаковкой для наиболее оптимизированного решения для подключения в портфеле серии 7. Эффективная архитектура CLB 7-й серии, улучшенный DSP и блочная RAM позволяют снизить энергопотребление примерно на 50% по сравнению с предыдущими Spartan семействами и в то же время повысить производительность на 30%. 32-разрядный RISC-процессор MicroBlaze обеспечивает 200-мегапиксельную вычислительную мощность на устройстве Spartan-7. Устройства Spartan-7 обеспечивают, в частности, ключевые возможности подключения и обработки на промышленном, автомобильном, информационно-развлекательном, потребительском и коммуникационном рынках. Лидирующая в отрасли поддержка инструментов и IP с помощью Vivado Design Suite. Начните работу с создания правильного блочного дизайна, используя обширный каталог из более чем 200 доступных 7-серийных IP-решений в Vivado Design Suite IP Integrator. Для быстрого развертывания процессора MicroBlaze доступны предварительные настройки для случаев использования микроконтроллера, процессора реального времени и процессора приложений. Начните с предустановки, затем дополнительно настройте конкретные функции процессора в соответствии с конкретными потребностями вашего приложения. Затем расширьте свою процессорную систему MicroBlaze, используя перетаскивание IP-адресов из каталога периферийных устройств с поддержкой драйверов, таких как ШИМ, UART, последовательные интерфейсы и т. д. Ускорьте замыкание синхронизации и увеличьте использование на 20%, используя экспертную оценку Vivado Design Suite и маршрутные технологии. Проверьте свой дизайн с меньшими хлопотами, используя симулятор смешанного языка без ограничений строки кода, без каких-либо дополнительных затрат. Процессор MicroBlaze, периферийные устройства drag-n-drop, версия Vivado HLx Design Suite WebPACK и комплект разработки программного обеспечения на основе Eclipse — все это бесплатно от Xilinx, что позволяет вам использовать самые быстрые и недорогие инструменты проектирования для этих устройств.

Особенности 28-нм TSMC:

Источник